DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

02713111 **Image available**

OPERATIONAL AMPLIFIER

PUB. NO.: **01-010711** [JP 1010711 A]

January 13, 1989 (19890113) **PUBLISHED:**

INVENTOR(s): AOKI TETSUO

KOBAYASHI OSAMU

TAKAHARA KAZUHIRO

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-163897 [JP 87163897]

FILED:

July 02, 1987 (19870702)

INTL CLASS: [4] H03F-003/45; H03F-001/00; H03M-001/00

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 751, Vol. 13, No. 184, Pg. 159, April

28, 1989 (19890428)

ABSTRACT

PURPOSE: To reduce the number of operational amplifiers in a device necessitating many sample hold-circuits by providing the operational amplifier itself with a master-slave type sample-hold circuit.

CONSTITUTION: A differential amplification stage 1 accomplishes the function of a master side output buffer for an input signal, and an electronic switch 2, installed between the differential amplification stage 1 and an output stage 3, accomplishes the function of an analog switch. Then, because a capacitor CP for phase compensation accomplishes the function of a data hold capacitor according to ON/OFF of the electronic switch 2, it comes to be the master-slave type sample-hold circuit as a whole. Thus, since the master-slave type sample- hold circuit can be constituted within operational amplifier, the circuit can be one

simplified, and the power consumption of the circuit can be reduced.

⑱ 日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報 (A) 昭64-10711

動Int.Cl.・
 識別記号 庁内整理番号
 母公開 昭和64年(1989)1月13日
 H 03 F 3/45 1/00 A-6658-5 J 7827-5 J 7827-5 J 6832-5 J 審査請求 未請求 発明の数 1 (全6頁)

❷発明の名称 演算増幅器

②特 顧 昭62-163897

❷出 願 昭62(1987)7月2日

砂発 明 者 青 木 哲 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

砂発 明 者 小 林 修 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑫発 明 者 高 原 和 博 神奈川県川崎市中原区上小田中1015番地 富土通株式会社

内

⑪出 顋 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

切代 理 人 弁理士 青木 朗 外3名

明 細 書

1. 発明の名称

演算增幅器

2、特許請求の額頭

差動増幅段印と、

この差動増幅段(1)の出力に設けられ、外部からの信号によりオン/オフされる電子スイッチ図と、この電子スイッチ図に接続する、位相補債容量を備えた出力段(3)と、

から構成される演算増幅器。

3. 発明の詳細な説明

(概 要)

本発明は

京都 は 発動 増幅 設と 位相 補償 容量 を 値えた出力 設と を 有する 演算 増幅 器の、 前配 差動 増幅 設と 前配出力 段の間に 電子スイッチを 設けて、 1 つの 演算 増幅器 でマスタ・スレープ 機能を実現したものである。

(産業上の利用分野)

本発明は演算増幅器の改良に関する。

一般に、滚算増幅器は差勢入力を持つ直流高利 得増帽器である。 漢算増幅器は本来はアナログ計 算機において加減算や積分等の演算を行うための 回路であったが、現在では I C 化され、演算以外 にも増幅、発展、波形処理、フィルタ等に広く利 用されている。 従って、 1 つの回路において演算 増幅器の使用個数が増えており、使用個数を低減 することが望まれている。

〔従来の技術〕

第4図は二つの演算増幅器OP1,OP2 を用いた従来のサンプルホールド回路の構成を示すものである。演算増幅器OP1 の非反転入力には一端が接地されたコンデンサC1とアナログスイッチS1とが接続されている。そして、この演算増幅器OP1 の因力に接続されており、この演算増幅器OP1 は電圧フォロワ回路を構成している。また、演算増幅器OP2 の非反転入力はアナログスイッチS2を介して前記演算増幅器OP1 の出力に接続されていると共に、コンデンサC2を介

して接地されている。この資本増幅器OP2 の反転 入力もその出力に接続されており、演算増幅器OP2 も電圧フォロワ囲路を構成している。

第4図の回路は、例えば入力にビデオ信号のようなデータ電圧を印加し、前記アナログスイッチS1をクロック信号等に同期させてオン/オフさせれば、アナログスイッチのオンによりででは、では、では、では、一夕電圧がコンデンサC1に蓄積され、その電位により演算増幅器OP1 に出力電圧が現れるので、データ電圧のクロック信号に応じたサンブリングを行うことができる。この時、アナログスイッチS2、コンデンサC2および演算機器OP2 による回路は演算増幅器OP1 の出力電圧の保持回路として作用する。

第5図は第4図の資算増幅器OP1,0P2 の内部回路構成を示すものである。

この例の演算増幅器OP1,OP2 はそれぞれ 7 つの MOS-PET Q 1 ~ Q 7、抵抗 R および位相補債用の コンデンサ C P を用いて構成されており、FET Q 2 のゲートが反転入力、FET Q 4 のゲートが非反 伝入力となっている。また、PBT Q1、Q6のドレインは電視 Vss (例えば10V)に接続され、PET Q1、Q6、Q7のソースは電源 Vssに (例えば OV) 接続されている。また、FBT Q1、Q6のゲートにはベイアス電圧Bias (例えば TV) が印加されている。一方、前記アナログスイッチS1.S2 は、この例では C-HOS・FET で構成されたトランスミッションゲートTGとインバータNTとを値えており、端子T1、T2に単一の制御電圧Vcを印加すると源述状態になるようになっている。

[発明が解決しようとする問題点]

ところが、従来の演算増幅器を用いてマスタ・スレープ形式のサンプルホールド回路を構成する場合は、第4関に示したように必ず2個の演算増幅器が必要となり、例えば被晶パネルのデータ線の駆動装置のように、多くのサンプルホールド回路が必要な装置においては演算増幅器の使用個数が多くなりコストの増大を招いているという問題

があった。

本発明は、多くのサンプルホールド回路が必要な設置における前記従来の問題点を解摘するためになされたものであり、資体増報器自身にマスタ・スレーブ形式のサンプルホールド回路を持たせることにより、多くのサンプルホールド回路が必要な設置における資質増報器の数を残らすことを目的としている。

[問題点を解決するための手段]

前記問題点を解消する本発明の演算増幅器の原理プロック図が第1図に示される。

本発明の演算増幅器は、反転入力と非反転入力とが接続する差勢増幅設1と、この差勢増幅設1 の出力に設けられ、外部からの信号によりオン/オフされる電子スイッチ2と、この電子スイッチ 2に接続する、位相補償容量を備えた出力段3とから構成される。

. . . .

〔作 用〕

本発明の演算増幅器によれば、差動増幅段が入力信号に対するマスタ側出力パッファの機能を果たし、差動増幅段1と出力段3との間に設けられた電子スイッチ2がアナログスイッチの機能を果たし、出力段3に値えられた位相補償用コンデンサCPが前記電子スイッチ2のオン/オフに応じてデータ保持コンデンサの機能を果たすことにより、全体としてマスタ・スレーブ形式のサンブルホールド回路となる。

(事條例)

以下添付図面を用いて本発明の実施例を詳細に 説明する。

第2図(A)。(A)は本発明の演算増幅器の一裏施例を示す回路図であり、第4図、第5図の従来の部品と同じ部品に同じ符号を付してある。

第2図(a)は本発明の演算増幅器OPを用いたマス。。 タ・スレープ形式のサンプルホールド回路の構成 を示すものである。演算増幅器OPの非反転入力に は従来回路同様に一端が接地されたコンデンサC1とアナログスイッチS1とが接続されており、反転入力はこの演算増幅器OPの出力に接続されている。 更に、本発明の演算増幅器OPには、信号入力端子 下が設けられており、この端子下への信号の印加 により演算増幅器OPにマスタ・スレーブ形式のサ ンプルホールド機能を持たせることができる。

第2図(b)は問図(a)の資算増幅器OPの内部回路構成の一実施例を示すものである。

この例の検算増幅器OPはその内部が差動増幅段(マスタ側出力ベッファ) 1 と出力段(スレープ側出力バッファ) 3 に分かれており、差動増幅段 1 の出力と出力段 3 の入力とはアナログスイッチ 2 を介して接続されている。前記差動増幅段 1 は 5 つのMOS-PET Q 1 ~ Q 5 から構成され、前配出力段 3 は 2 つのMOS-PET Q 6 , Q 7 、 抵抗 R および位相補債用のコンデンサCPを用いて構成されている。そして、前記PET Q 2 のゲートが非反転入力となっている。また、PET Q 1、Q 6 のドレイン

は電源 V_{99} に接続され、FET Q1、Q6、Q7のソースは電源 V_{99} に接続されている。また、FET Q1、Q6のゲートにはパイアス電圧Blasが印加されている。

一方、前記アナログスイッチ2は、この例では C-MOS・PET で構成されたトランスミッションゲートTGとインバータNTとを値えており、演算増幅 器OPの外部に設けられた端子でに電源Vssと同電位の電圧Vs (例えばOV) を印加すると導通状態、電源Vssと同電位の電圧Vs (例えば10V)を印加すると非導通状態になるようになっている。

また、前記後算増幅器OPの非反転人力に接続されたアナログスイッチS1は従来と同様の構成をしており、この例では C-MOS・PET で構成されたトランスミッションゲートTGとインバータNTとを備えている。 そして、 端子T1に前記電圧 V。 を印加すると非選 遺状態になるようになっている。

次に第2図のように構成された本発明の演算増 幅器OPの動作を説明する。第2図の回路には、例

えば入力にビデオ信号のようなデータ電圧を印加し、前配アナログスイッチS1をクロック信号等に同期させてオンノオフさせれば、アナログスイッチS1のオンによりその時のデータ電圧がコンデンサC1に潜積され、データ電圧のクロック信号に応じたサンプリングを行うことができる。コンデンサC1の電位は前配資算増幅器OPの差動増幅及1に入力され、その結果、差動増幅段1の出力にコンデンサC1に保持されたレベルを出力するためトランジスタQ7をバイアスする電位が現れる。

この時、前記演算増幅器OPの外部に設けられた 娘子でに電圧 V。を印加すれば、アナログスイッチ2は感過状態になり、前記差動増幅設1の出力 点Aの電位をサンプリングすることになる。即ち、 前記差動増幅設1の出力点Aの電位はアナログス イッチ2を介してサンプリングされ、前記出力 3の位相補償用コンデンサCPに電荷が蓄積された 状態で電圧 V。を印加すると、アナログスイッチ 2 は非導通状態になる。すると、前配出力段3の 入力がフローティングになるため、位相補償用コ ンデンサCPによってサンプリングされた電圧レベ ルはホールドされる。

このように、本発明の資算増幅器OPではアナログスイッチ\$1によってサンプリングされた電位を、演算増幅器OPに設けた端子Tへの電圧の印加によって演算増幅器OPの出力にホールドすることができる。よって、本発明の演算増幅器OPによれば、演算増幅器1個でマスタ・スレーブ形式のサンプルホールド回路を構成することができ、回路の簡素化、低電力化を図ることができる。

第3関は本発明の演算増幅器OPの他の実施例の 回路構成を示すものである。この実施例では前記 差動増幅及1と出力及3との間に介装するアナロ グスイッチ2に2連のトランスミッションゲート TG1,TG2 を使用している。トランスミッションゲート TG1 は差動増幅設1の出力点Aと出力段3の 位相補慣用コンデンサCPとを接続しているが、トランスミッションゲートTG2 は差動増幅段1の出 カ点Aを差動増幅段1のFBT Q2のドレイン(差動増幅段1の他の出力点B)とを接続している。

そして、前記演算地幅器OPの外部に設けられた 端子下に電圧 V。 を印加した時に、トランスミッションゲートTG1 は第2図の実施例同様に導通状態になるが、トランスミッションゲートTG2 は非 準温状態になるようになっている。また、電圧 V。 を印加すると、逆に、トランスミッションゲート TG1 は非準温状態になるが、トランスミッション ゲートTG2 は準過状態になるようになっている。

アナログスイッチ 2 を以上のように構成すると、トランスミッションゲートTGI がオフ状態で、出力段 3 の位相補償用コンデンサCPによって電圧レベルがホールド状態の時に、トランスミッションゲートTG2 はオン状態であるので、差動増幅段 Iの出力点 A の電圧レベルが低の出力点 B に戻されることになり、出力点 A のレベルが振り切れないで一定のレベルになる。


(発明の効果)

以上説明したように本発明の演算増幅器によれば、1つの演算増幅器でマスタ・スレーブ形式のサンプルホールド回路を構成することができるので、回路の簡素化、回路の消費電力の低減化を図ることができるという効果がある。

4.図面の簡単な説明


第1図は本発明の演算増幅器の原理プロック図、 第2図(4)は本発明の演算増幅器の実際の使用例を 示す図、第2図(4)は本発明の演算増幅器の内部構成の一実施例を示す回路図、第3図は本発明の演算増幅器の内部構成の他の実施例を示す回路図、 第4図は従来の演算増幅器で第2図(4)の回路を構成した回路図、第5図は第4図の演算増幅器の内 部の内部構成の内容の表質

1 …差動増幅段、2 …電子スイッチ (アナログスイッチ)、3 …出力段、CP…位相補價用コンデンサ、OP1.0P2 … 従来の演算増幅器、OP…本発明の演算増幅器、Q1~Q7…FET、S1,S2 …アナログスイッチ、T1,T2.T…入力鏡子。




本発明の取選プロック図

第1図



第 2 図


特開昭64-10711(5)




太砂町の全体機の溶質増幅器の頭路図

(b)

第 2 図



第 3 図



第4回の演算増報器の内部回路構成 第 5 回